PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-307478

(43) Date of publication of application: 02.11.2001

(51)Int.CI.

G11C 11/22

(21) Application number: 2001-

(71)Applicant: INFINEON TECHNOLOGIES

083633

AG

(22) Date of filing:

22.03.2001 (72)Inventor:

BOEHM THOMAS

MANYOKI ZOLTAN ESTERL ROBERT ROEHR THOMAS

(30)Priority

Priority

2000 10014387

Priority

23.03.2000

Priority

DE

number:


date:

country:

(54) INTEGRATED MEMORY, AND METHOD FOR GENERATING REFERENCE VOLTAGE ON REFERENCE BIT LINE OF INTEGRATED MEMORY

(57)Abstract:

PROBLEM TO BE SOLVED: To improve accuracy of bit line reference voltage to read and write data in a memory capacitor MC in a memory in which a differential sense amplifier SA is connected to a pair of bit lines, for example, a ferroelectric memory to read and write data in a memory capacitor MC. SOLUTION: A main reference bit line/BL0 is connected to reference voltage VREF through a charging switch element TL. The other reference bit line/BLi is connected to the main bit line/BL0 through a balance adjusting switch element TA for electric charges balance adjustment between parasitic capacitance of each reference bit line. At the time, reference voltage VGEN is separated from the main reference bit line/BL0, other reference bit lines /BL1, /BL2, /BL3 are connected to the main reference bit line in parallel. Thereby,



balance adjustment of electric charges accumulated in parasitic capacitance CPi of each reference bit line connected in parallel is performed, reference voltage VREF is distributed as equal plural bit line reference voltage V/BLi.

[Date of request for examination]

[Date of sending the examiner's

decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

22.03.2001

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-307478 (P2001-307478A)

(43)公開日 平成13年11月2日(2001.11.2)

(51) Int.Cl.7

識別記号

FΙ

テーマコート*(参考)

G11C 11/22

501

G11C 11/22

501H

審査請求 有 請求項の数7 OL (全 7 頁)


(21)出願番号	特顧2001-83633(P2001-83633)	(71) 出願人	599158797
			インフィネオン テクノロジース アクチ
(22)出顧日	平成13年3月22日(2001.3.22)		エンゲゼルシャフト
			ドイツ連邦共和国 ミュンヘン ザンクト
(31)優先権主張番号	10014387. 3		マルティン シュトラーセ 53
(32)優先日	平成12年3月23日(2000.3.23)	(72)発明者	トーマス ペーム
(33)優先権主張国	ドイツ (DE)		ドイツ連邦共和国 ツォルネディング へ
			ルツォークーハインリヒーヴェーク 5
		(72)発明者	ソルタン マンヨーキ
			カナダ国 オーエヌ シーディーエヌーカ
			ナタ タンギー コート 308
•		(74)代理人	100061815
			弁理士 矢野 敏雄 (外4名)
			最終頁に続く

(54) 【発明の名称】 集積メモリおよび該集積メモリの参照ビット線上に参照電圧を発生させる方法

(57)【要約】

【課題】 メモリキャパシタMCにおけるデータの読み 書きのため、差動型センスアンプSAがビット線対と接 続されているメモリたとえば強誘電体メモリにおいて、 ビット線参照電圧の精度を高める。

【解決手段】 主参照ビット線/BLOが充電スイッチ素子TLを介して基準電圧VREFにつなげられている。別の参照ビット線/BLiが、各参照ビット線の寄生容量間での電荷平衡調整のため平衡調整スイッチ素子TAを介して主参照ビット線/BLOと接続されている。その際、基準電圧VGENを主参照ビット線/BLOから分離し、別の参照ビット線/BL1、/BL2、/BL3を主参照ビット線に対し並列に接続する。それにより並列に接続された各参照ビット線の寄生容量CPiに蓄積されている電荷の平衡調整が行われ、基準電圧VREFが等しい複数のビット線参照電圧V/BLiに配分される。



【特許請求の範囲】

【請求項1】 メモリキャパシタ(CM)と選択トランジスタ(TM)と書き込み読み出し差動増幅器(SA)が設けられており、

前記メモリキャパシタ(CM)は、ビット線(BLi)およびビット線参照電圧(V/BLi)をもつ参照ビット線(/BLi)から成るビット線対(BLi,/BLi)とワード線(WLi)との交点に配置されており、前記選択トランジスタ(TM)を介して前記メモリキャパシタ(CM)はビット線と接続されており、該選択トランジスタ(TM)の制御電極はワード線(WLi)と接続されており、

前記書き込み読み出し差動増幅器(SA)は、前記メモリキャパシタ(CM)からのデータの読み出しおよびそこへの書き込みのため、転送トランジスタ(T)を介して前記ピット線対(BLi、/BLi)と接続されている形式の、

集積メモリにおいて、

主参照ビット線(/BLO)が充電スイッチ素子(TL)を介して基準電圧(VREF)につなげられており、

少なくとも1つの別の参照ビット線(/BLi)が、各参照ビット線の寄生容量間での電荷平衡調整のため平衡調整スイッチ素子(TA)を介して前記主参照ビット線(/BLO)と接続されていることを特徴とする、集積メモリ。

【請求項2】 基準電圧 (VREF) は基準電圧源により供給されている、請求項1記載のメモリ。

【請求項3】 前記主参照ビット線(/BL0)は、電荷平衡調整のため3つの平衡調整スイッチ素子(TA)によって3つの別の参照ビット線(/BLi)と接続されている、請求項1または2記載のメモリ。

【請求項4】 前記平衡調整スイッチ素子(TA)は直列に接続されている、請求項1から3のいずれか1項記載のメモリ。

【請求項5】 前記充電スイッチ(TL)としてpチャネルトランジスタが用いられる、請求項1から4のいずれか1項記載のメモリ。

【請求項6】 メモリキャパシタ(CM)を備え、ビット線(BLi)およびビット線参照電圧(V/BLi)をもつ対応する参照ビット線(/BLi)から成るビット線対(BLi、/BLi)と接続された前記メモリキャパシタ(CM)から、差動増幅器(SA)を用いてデータを読み出す形式の集積メモリの参照ビット線(/BLi)上に参照電圧(V/BLi)を発生させる方法において、

基準電圧(VGEN)を主参照ビット線(/BLO)へ供給するステップと、

該基準電圧(VGEN)を主参照ビット線(/BLO) から分離するステップと、 少なくとも1つの別の参照ビット線(/BL1./BL2./BL3)を前記主参照ビット線に対し並列に接続し、それにより並列に接続された各参照ビット線の寄生容量(CPi)に蓄積されている電荷の平衡調整を行って、基準電圧(VREF)を等しい大きさの複数のビット線参照電圧(V/BLi)に配分するステップを有することを特徴とする、

集積メモリの参照ビット線(/BLi)上に参照電圧 (V/BLi)を発生させる方法。

【請求項7】 参照ビット線(/BLi)上での電荷平 衡調整後、該参照ビット線(/BLi)を平衡調整スイッチ素子(TA)により再び互いに分離する、請求項6 記載の方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、集積メモリたとえば強誘電体メモリに関する。この場合、メモリキャパシタと選択トランジスタと書き込み読み出し差動増幅器が設けられており、前記メモリキャパシタは、ビット線およびビット線参照電圧をもつ参照ビット線から成るビット線対とワード線との交点に配置されており、前記選択トランジスタを介して前記メモリキャパシタはビット線と接続されており、該選択トランジスタの制御電極はワード線と接続されており、前記書き込み読み出し差動増幅器は、前記メモリキャパシタからのデータの読み出しおよびそこへの書き込みのため、転送トランジスタを介して前記ビット線対と接続されている。さらに本発明は、このような集積メモリたとえば強誘電体メモリの参照ビット線上に参照電圧を発生させる方法に関する。

[0002]

【従来の技術】この種の集積メモリはDRAMまたはFeRAMとして DE 199 03 199 A1 から知られている。この場合、たとえばデータを1トランジスタ1キャパシタ型のメモリセルにおける強誘電体メモリキャパシタから読み出すために、参照ビット線上に規定の参照電圧が必要とされる。強誘電体キャパシタの場合、誘電体の分極状態によって情報が記憶される。格納されている情報を差動型センスアンプにより読み出す際、メモリキャパシタと接続されたビット線上に、論理値1については対応する分極状態に基づきたとえば1.2Vの電圧値を、論理値0については逆の分極状態に基づき0.5Vの電圧値を発生させることができ、もしくは測定することができる。この電圧値は、差動増幅器によって参照ビット線における参照電圧と比較される。

【0003】その際、このビット線参照電圧の精確な値はテストフェーズにおいてまえもって求められ、それに応じて参照電圧が調節される。この目的でたとえば、強誘電体メモリのすべてのメモリセルに論理値0に応じて電圧が書き込まれ、つまりすべてのメモリセルを適切に分極させる。ついで特定のビット線参照電圧が印加さ

れ、差動増幅器によってすべてのメモリセルが読み出される。ビット線参照電圧の値が過度に低く選定されていたならば、誤って論理値1も読み出される。したがって続くステップにおいてビット線参照電圧の値が高められ、読み出し過程が繰り返される。この過程は、記憶されたすべての論理値0が強誘電体セルから適正に読み出されるまで実施される。これに続いてすべてのメモリセルに論理値1が書き込まれ、高められたビット線参照電圧に基づきメモリ内容が読み出される。その際、ビット線上の参照電圧は、記憶されたすべての論理値1を誤りなく読み出すことができるようになるまで低減される。これにより、テストされるメモリチップに関して、適切な基準電圧を選定しなければならない電圧窓が得られる。

【0004】公知の従来技術の欠点は、ビット線参照電圧の精度が限られていることである。なぜならば通常の基準電圧発生器あるいは基準セルはたとえば0.3~0.7 Vの範囲において、絶対的に30 m Vの電圧精度で出力電圧をビット線上に発生させるからである。このためビット線参照電圧の相対的な誤差の値は、10%~4.2%の範囲内である。

【0005】US 4,937,476によれば集積メモリにおいて、差動増幅器のための参照電圧を充電スイッチ素子、平衡調整スイッチ素子およびキャパシタンスを用いて発生させることが知られている。この場合、参照電圧はキャパシタ間の電荷平衡調整によって実現されている。

[0.006]

【発明が解決しようとする課題】本発明の課題は、メモリキャパシタと選択トランジスタと書き込み読み出し差動増幅器が設けられており、前記メモリキャパシタは、ビット線およびビット線参照電圧をもつ参照ビット線から成るビット線対とワード線との交点に配置されており、前記選択トランジスタを介して前記メモリキャパシタはビット線と接続されており、該選択トランジスタの制御電極はワード線と接続されており、前記書き込み読み出し差動増幅器は、前記メモリキャパシタからのデータの読み出しおよびそこへの書き込みのため、転送トランジスタを介して前記ビット線対と接続されている形式の集積メモリにおいて、ビット線参照電圧の精度を簡単な手段によって高めること、集積メモリのためのビット線参照電圧を発生させるための対応する作動方法を提供することである。

[0007]

【課題を解決するための手段】本発明によればこの課題は、主参照ビット線が充電スイッチ素子を介して基準電圧につなげられており、少なくとも1つの別の参照ビット線が、各参照ビット線の寄生容量間での電荷平衡調整のため平衡調整スイッチ素子を介して前記主参照ビット線と接続されている集積メモリにより解決される。さら

に上記の課題は、基準電圧を主参照ビット線へ供給するステップと、該基準電圧を主参照ビット線から分離するステップと、少なくとも1つの別の参照ビット線を前記主参照ビット線に対し並列に接続し、それにより並列に接続された各参照ビット線の寄生容量に蓄積されている電荷の平衡調整を行って、基準電圧を等しい大きさの複数のビット線参照電圧に配分するステップを有する方法により解決される。

[0008]

【発明の実施の形態】本発明によれば、たとえば30m Vという絶対的な電圧精度を変えないまま、たとえば O. 7 Vではなく2. 8 Vという従来技術に比べ著しく 大きい出力電圧をもつ電圧発生器を用いて、基準電圧を 問題なく発生させることができる。個々の参照ビット線 上における相対的な誤差は、これにより相応に明らかに 低減される。このように増大された基準電圧が選択され た1つの参照ビット線における寄生容量に充電され、つ いでその際に蓄積された電荷が他の参照ビット線の寄生 容量に配分されることで、すべてのビット線参照電圧の 誤差がそれ相応に低減される。たとえばビット線参照電 圧を、1.2V~2.8Vの範囲で30mVの電圧精度 の出力電圧をもつ電圧発生器により発生させると、参照 ビット線上における誤差は4本の参照ビット線が互いに 結線されている場合、本発明による電荷平衡調整後には もはや2.5%~1.0%にしかならない。ここで4本 のビット線参照電圧は等しい大きさである。その理由 は、これらのビット線における4つの寄生容量も等しい 大きさだからである。

【0009】1つの有利な実施形態によれば、基準電圧は定電圧源により供給される。これは回路技術的に非常に簡単に比較的大きな電圧値についても十分な精度で実現することができる。これに対する代案として基準セルを用いることもできるが、これは動作期間が増えるにつれて老化することに起因して基準電圧の精度が落ちる可能性がある。しかも基準電圧発生のタイミングが比較的複雑になってしまう。

【0010】有利には、電荷平衡調整のため4本の参照 ビット線が3つの平衡調整スイッチ素子により互いに接 続されている。これにより一方では、参照ビット線上で の参照電圧の精度を4倍にすることができる。他方、主 参照ビット線に供給される電圧の値を十分に低く抑えた ままにすることができる。これはたとえば4本の参照ビット線が互いに結線されているならば2.8 Vあたりに おくことができ、これにより電荷平衡調整後、精確に 0.7 Vの均一なビット線参照電圧を得ることができ る。

【0011】簡単な回路レイアウトを得る目的で、平衡 調整スイッチ素子を平衡調整トランジスタとして直列に 接続することができる。

【0012】1つの有利な実施形態によれば充電スイッ

チ素子はpチャネルトランジスタとして実現されており、これにより伝達すべき基準電圧がたとえば2.8Vのように比較的高くても、充電スイッチ素子のゲートにおける制御電圧を十分に低く抑えることができる。

【0013】次に、図面を参照しながら本発明による集 積メモリアレイの実施例ならびにビット線参照電圧発生 方法について説明する。

[0014]

【実施例】強誘電体メモリ(FeRAM)は図1によれ ば周知のように、それぞれビット線BLiと参照ビット 線/BLiから成るビット線対とワード線WLiの交点 に、1トランジスタ1キャパシタ型のメモリセルMCを 有している。各メモリセルMCの選択トランジスタTM は、メモリセルMCにおける強誘電体メモリキャパシタ CMをそれぞれ対応づけられたビット線と接続する。選 択トランジスタTMのゲートは、対応づけられたワード 線WLiと接続されている。図1では簡単にするため、 2本のビット線対BL1, /BL1, BL2, /BL2 と3本のワード線WL1, WL2, WL3しか描かれて いない。明らかなようにFeRAMは、実際にはこれよ りもずっと多数のビット線とワード線を有している。図 示されているメモリ装置はさらに読み出し増幅器すなわ ちセンスアンプSAを有しており、これはビット線対に おける個々のビット線とそれぞれ転送トランジスタTを 介して接続されている。この場合、センスアンプSAは 周知の差動増幅器であって、これはメモリキャパシタC Mに対する読み出しアクセスにあたりそのキャパシタに 属するビット線対(BLi、/BLi)上の電圧差を増 幅し、図示されていないデータ線へ転送する。したがっ て読み出しアクセスにおいてこのような電圧差の結果、 個々のビット線対におけるビット線の一方(/BLi) が規定の参照電圧をもつ参照ビット線として用いられる のに対し、メモリキャパシタCMの内容はビット線対の 対応する他方のビット線(BLi)へ読み出されること になる。しかしセンスアンプSAは書き込みアクセス時 にも、そこへ供給されたデータをビット線対の一方を介 して強誘電体メモリセルMCへ伝送するために用いられ る。センスアンプSAはたとえば、DRAMにおいてー 般的なフリップフロップ回路によって実現することがで きる。また、ある時点でビット線BLi,/BLiの一 方だけをセンスアンプSAと接続するよう、転送トラン ジスタTを制御することができる。したがってセンスア ンプは左側のビット線対BL1、/BL1をアクセスす ることができるし、あるいは右側のビット線対BL2, **/BL2をアクセスすることができる。**

【0015】図1に示されているメモリはさらに制御ユニットCを有しており、これは転送トランジスタTを制御するために用いられる。この制御ユニットCの出力側はそれぞれ1つのドライバDRViを介して、ビット線対BLi、/BLiのそれぞれ一方における転送トラン

ジスタTと接続されている。ドライバDRViには正の 給電電位VDDと負の電位-Vが供給され、やはりこの レベルをもつ出力信号を送出する。ワード線WLiは、 図示されていないワード線デコーダおよび別のドライバ DRV3を介して制御される。図1ではそれらのドライ バDRV3のうちの1つしか描かれていない。この別の ドライバDRV3へは正の給電電位VDDとアース電位 が供給される。このためワード線WLiは、正の給電電 位VDDにおかれるかまたはアース電位におかれる。こ れに対し転送トランジスタTのゲートには阻止状態にお いて負の電位ーVが加わり、これはこのトランジスタの 閾値電圧よりも小さい。転送トランジスタTはノーマリ オン型のトランジスタであるため、その閾値電圧は負で ある。負の電圧-Vは、転送トランジスタTのゲートに その電位が加わったときにこのトランジスタが確実に阻 止されるように選定されている。

【0016】たとえば、図1による回路の強誘電体メモ リキャパシタCMからの読み出し過程のためにビット線 参照電圧V/BLiを発生できるようにする目的で、こ の回路は図2に示した回路によって補われる。この場合 には実例としてそれぞれ4つのメモリセルMCとそれら の参照ビット線/BLiが、ビット線参照電圧の共通の 発生を行う1つの回路ユニットにまとめられている。 簡 単にするため図2には、参照ビット線/BLiとビット 線参照電圧V/BLiの発生に必要な回路素子だけがメ モリキャパシタを伴わずに描かれている。しかし図2で は、2つの別の参照ビット線/BLOと/BL3が補わ れている。参照ビット線/BLOは図2によれば主参照 ビット線として用いられる。これは他のすべての参照ビ ット線のように寄生ビット線容量CPiをもっている。 その際、寄生ビット線容量の値はたとえば典型的には1 50fF付近にあり、したがって強誘電体メモリキャパ シタCMの容量値よりも著しく大きい。主参照ビット線 **/BLOは、pチャネル型の充電トランジスタTLを介** して基準電位VGENにつなげられている。これはそれ 自体周知の電圧発生器により供給され、たとえば30m Vの電圧精度を伴い1.2V~2.8Vの範囲内にあ る。したがって電圧の相対的な誤差は2.5%~1%と なる。充電トランジスタTLのゲートは、制御ユニット のチャージ信号端子CH(図2)と接続されている。さ らに主参照ビット線/BLOは直列に接続された3つの 平衡調整トランジスタTAiを介して、3つの別の参照 ビット線/BL1, /BL2, /BL3と接続されてい る。また、平衡調整トランジスタTAのゲートは、制御 ユニットのシェア信号端子SH(図2)と共通に接続さ れている。強誘電体メモリにおいて参照ビット線として 用いられる他のすべてのビット線は、ビット線参照電圧 を精確に発生させるためやはり図2に示されているよう に4本組グループで互いに結線されている。この場合、 選択的にたとえばBL1, /BL1, /BL2, /BL

2も、対応する参照ビット線4本組グループとして互い に結線することができる。

【0017】次に、図1および図2に示した回路の動作 もしくは作動方法について、図3に示したビット線参照 電圧V/BLiに関する電圧-時間ダイアグラムを参照 しながら説明する。ここではVGEN=2.8Vとす る。また、時点も=0において、すべての参照ビット線 上の電圧Vの値はたとえばOVである。充電トランジス タTLと平衡調整トランジスタTAもしくはそれによっ て実現されるスイッチは開かれている(CH=1、SH =0)。おおよそ時点t=1. 5nsにおいて、読み出 し過程の準備処理のためメモリキャパシタCMからビッ ト線対BL1, /BL1(図1)を介してチャージ信号 CHが1にセットされる。したがって充電トランジスタ TLにより実現されたスイッチは閉じられる。これによ り基準電圧源とつながれた主参照ビット線/BLOの寄 生容量CPOは、基準電位値VREF=2. 8Vまで充 電される。ほぼ時点t=6nsにおいてこの値に到達 し、このとき図3による時間経過特性は寄生容量の値、 充電トランジスタTLのオン抵抗ならびに参照ビット線 **/BLOの抵抗によって定まる。充電過程をできるかぎ** り迅速に実行できるようにする目的で、充電トランジス タTLのオン抵抗をできるかぎり小さく選定することが でき、もしくはトランジスタTLをいっそう低いゲート 電圧で制御することができる。おおよそ時点t=7.5 nsにおいて、充電トランジスタTLにより実現されて いるスイッチが開かれる(CH=1)。これにより、主 参照ビット線/BL0の寄生容量が基準電圧源から分離 される。さらに、3つの平衡調整トランジスタTAによ り実現されているスイッチが閉じられ、つまりCH=1 およびSH=1にセットされる。そこで主参照ビット線 /BL0の寄生容量CP0に蓄積されている電荷が、こ れと接続されている別の参照ビット線/BL1,/BL 2, /BL3の3つの寄生容量CP1, CP2, CP3 に配分される。線抵抗がそれぞれ異なることから、主参 照ビット線の寄生容量CPOに蓄積されていた電荷はそ れぞれ異なる速さで他の3つの寄生ビット線容量CP 1, СР2, СР3に向かって流れる。択一的に、個々 の平衡調整トランジスタTAを時間をずらして相前後し てスイッチオンさせるようにしてもよい。しかしその場 合には電荷平衡調整がゆっくりになる。 図3によればビ

ット線電位VBLiは時点t=10nsにおいて電荷平 **衡調整が行われたことに起因してすべて、正確に2.8** V/4=0.7Vである等しい値に到達する。この場 合、4つの電位値の相対的な精度は、基準電圧源の相対 的な精度がたとえば2%であればやはり正確に2%にな る。その際、4つの寄生ビット線容量CPiの値が精確 に一致した結果、4つの電位値の精確な一致が生じる。 その後、時点 t=12 nsにおいて、3つの平衡調整ト ランジスタTAは再び遮断され、つまりSH=Oにセッ トされる。したがって参照ビット線BLiは再び互いに 分離され、これにより後続の読み出し過程にあたり不利 になる相互作用を確実に排除できるようになる。この場 合、制御ユニットCにより制御されて、転送トランジス タTにより実現されているスイッチが閉じられ、差動型 センスアンプSAはメモリキャパシタCMの内容を読み 出し、もしくはそれに続いて論理情報を再びメモリセル に書き戻す。この目的で前述のように、ビット線BL1 および参照ビット線/BL1の電位差が測定される。

【図面の簡単な説明】

【図1】本発明による強誘電体メモリアレイの部分回路 図である。

【図2】図1を補うかたちで、ビット線参照電圧を発生させるスイッチ素子を備えた回路を示す図である。

【図3】図1および図2に示した回路において本発明の 方法によって得られるビット線参照電圧の電圧-時間ダ イアグラムである。

【符号の説明】

MC メモリセル

CM メモリキャパシタ

BLi, /BLi ビット線対

CPi 寄生容量

WLi ワード線

DRVi ドライバ、

C 制御ユニット

SA センスアンプ

TA 平衡調整トランジスタ


TL 充電トランジスタ

SH シェア信号端子


CH チャージ信号端子

VGEN 基準電圧


【図1】



【図2】



【図3】



フロントページの続き

(72)発明者 ローベルト エスタール ドイツ連邦共和国 ミュンヘン シュヴァ ネンヴェーク 8

(72) 発明者 トーマス レーア ドイツ連邦共和国 アッシュハイム ガウ スリング 8